

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

JA 0096756  
JUN 1983

## (54) MOUNTING METHOD OF MULTICHIIP PACKAGE:

(11) 58-96756 (A) (43) 8.6.1983 (19) JP


(21) Appl. No. 56-194428 (22) 4.12.1981

(71) TOKYO SHIBAURA DENKI K.K. (72) YOSHITAKA FUKUOKA

(51) Int. Cl. H01L23/32, H01L23/02

**PURPOSE:** To perform mounting of the multichip packages having favorable efficiency by a method wherein penetrating holes of resin blocks are positioned to penetrating holes of two or more provided at the circumferential part of the respective multichip packages, and metal bars are inserted therein to be supported and to be fixed to a case body.

**CONSTITUTION:** IC's are supported to be fixed to a substrate 3-1, and are sealed airtightly by a cap 3-2. Input-output terminals 3-3 are soldered with silver solder 3-5 outwardly and in parallel with the face of the substrate. The penetrating holes 3-4 are provided in the substrate 3-1 at the circumference of the cap 3-2. Penetrating holes 4-1 of the same diameter with the hole 3-4 of the substrate 3-1 are provided in the resin blocks of Teflon, etc., having a little elasticity, and utilizing the holes 4-1 of the blocks 5-5 thereof and the holes 3-4 of the substrate, the rigid body bars 5-6 of metal, etc., are inserted using the blocks 5-5 as the interlayer insulators, and the tips are fixed by screws to the case body 5-7. By this constitution, the multichip packages of a large number can be mounted having favorable efficiency and in high density to the case body having a space in the perpendicular direction.



3) 32738-32740

①Int CL: H.01, L: 23/32  
23/02  
②出願人: 東京芝浦電気株式会社  
川崎市幸区堀川町72番地  
③代理人: 弁理士 則近恵佑 外1名

④日本国特許庁 (JP)

⑤特許出願公開

⑥公開特許公報 (A)

昭58-96756

識別記号 厅内整理番号  
6240-SF  
7738-SF

⑦公開 昭和58年(1983)6月8日

発明の数 1  
審査請求 未請求

(全 5 頁)

⑧マルチチップパッケージの実装方法

⑨特許出願 昭56-194428

⑩出願日 昭56(1981)12月4日

⑪発明者 福岡義孝

川崎市幸区小向東芝町1東京芝浦電気株式会社総合研究所内

⑫出願人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑬代理人 弁理士 則近恵佑 外1名

発明の明細書

発明の名称

①マルチチップパッケージの実装方法

特許請求の範囲

①配線基板上に複数個の電子的機能要素をナット型で実装した当該配線基板の周辺部に電子的機能要素であるチップ部品搭載面に平行に配線基板の外周部に出入力端子を形成し、全体を気密封するべくチップ等の着体を搭載したマルチチップパッケージの実装方法に於て、前記第1の配線基板の気密封止すべく形成されたチップ等の着体の周辺部の少なくとも2ヶ所以上に通孔を設け、第2～第Nの配線基板の周辺部にも第1の配線基板と同一箇所に同一サイズの通孔を設け、第1の通孔より最も大きさを有し、それよりとほぼ同一サイズの穴孔を具備してなる高周波マルチチップパッケージの気密封止用の着体の着体の前記配線基板表面からの高さが多少高めの多少弾力性を有するブロックをして、該ブロックを各々の配線基板間及び配線

基板と着体等の着体との間に挿入し、第1から第Nまでの配線基板のすべての通孔と、各々の配線基板間及び配線基板と着体等の着体との間に挿入した各々のブロックのすべての通孔とを対応する様な少なくとも2本以上の剛体棒を、前記すべての通孔に挿入し、その剛体棒の先端部を着体等の着体に固定せしめる事により、第1から第Nまでのマルチチップパッケージを支持固定せしめる事を特徴とするマルチチップパッケージの実装方法。

②着体等の着体に支持固定された第1～第Nまでの各々のマルチチップパッケージの配線基板の電子的機能要素であるチップ部品搭載面と平行に配線基板の外周部に形成された前記各々の入出力端子の存在している位置と同一位置配設を有する入出力端子の大きさより多少大きめの着孔を有し、特定の回路機能を有すべく配線を形成したフレキシブル配線基板を形成し、該フレキシブル配線基板を第1～第Nのマルチチップパッケージの各々の入出力端子に挿入し、接続する事により、第1～第Nまでのマルチチップパッケージ相互間の電

気的抵抗を形成する事を特徴とする前記特許請求の範囲第1項記載のマルチナップパッケージの実施例2-2の構成と同様である。

即ち記述多小孔方式を有するプロックがプロック形状ではなく、前記配線板のキャップ等の基体の周辺部に設けた少なくとも2ヶ所以上の通孔と同一位置にはば同一の大きさの通孔を設け、前記気密封止すべきキャップ等の基体の周辺を出る導か導体端子を用いる事で特徴とする前記特許請求の範囲第1項記載のマルチナップパッケージの実施例2-2。

### 3. 発明の詳細な説明

#### 発明の達する技術分野

本発明は、配線基板上に複数個の電子的機能要素をナップ状態で実装し、全体を気密封止すべきキャップ等の基体を搭載したマルチナップパッケージの実施例2-2に関するものである。

#### 従来技術とその問題点

近年、電子機器の小型化、低量化、高密度化、高信頼性化の要求が著しく高まって来ており、それ等

(3)

例えばハンダ付けあるいはウェルディング等により支持固定されたキャップ等の基体1-2、及び配線基板1-1の周辺部に例えばハンダ付けあるいは銀ドーム等により形成された入出力端子1-3から構成されている。因にレーティング1-4は電子的機能要素であるIC-NAPPを、1-5は同じくコンデンサー等のナップを示してシリ、また1-6は、これら等のIC-NAPP1-5と配線基板1-1との電気的接続を形成する例えばAu等のワイヤーバンド等を示している。この様なマルチナップパッケージを複数個使用して1つのシステムを形成する場合であるがここに問題となる場合、従来第2図(4)は平面図、(5)は側面図)に示す如く所講るプリント配線基板2-1-4上に第1回に示すマルチナップパッケージの入出力端子1-3を折り曲げ成形し、その入出力端子2-1-3を前記プリント配線基板2-1-1のスルーホール内に挿入し、例えばハンダ付け等で支持固定する事によりマルチナップパッケージを複数個プリント配線基板上に実装し、色々のマルチナップパッケージの電気的接続を形成する。

(5)

の要求を満足すべく例えばマルチナップパッケージ等の基体ベースト及び絕縁体ベーストを印刷を施し、焼成を繰り返し、積層する事により特定の目標機能を持たせる所謂複数回路板板庄、あるいはグリーンシート上に導体ベーストと絶縁体ベーストを乾燥状態で繰り返し積層した後、又元蒸気炉で同時焼成する事により特定の回路機能を持たせる発明によるマルチナップの印刷技術ノラライズドセラミック基板ものであり、3-1-2、あるいはグリーンシートに金線パンチング等のナップ等により通孔を形成し、その上に導体ベーストを印3-2はこれらの端、乾燥し、それ等のグリーンシートを複数枚重く配置板3-1に合わせ加圧した後、又元蒸気炉で同時焼成ナディング等の手作る事により特定の回路機能を持たせる所講るシート等を示す。またト接合等により形成した高密度配線基板上に1-7のナップ部品、C-NAPP等のナップ部品を複数個実装し、全体を掛けあるいは組み、気密封止する所講るマルチナップパッケージが成された入出力端子等が開発されつつある。

は本発明によるこの様なマルチナップパッケージの外観構造とナップ等の基体3-1としては、第1回に示す如く高密度配線基板1-1化成された少々と及び全体を気密封止すべく配線基板1-1上(ナップ)の通孔を示

(4)

成する事により1つのシステムを形成していたマルチナップパッケージにて、2-1はマルチナップパッケージ「蛇」となった。5-1は配線基板、2-2は気密封止用のキャップ等の配線基板、5-2は基体をそれぞれ示している。しかしながらこの時ナップ等の基体、方法では、形成すべき1つのシステムを組み立てる入出力端子を、基体等の基体の平面的な面積が前記マルチナップパッケージ(第1回)を複数個搭載できる因に、したそのボルトを5-3から前面までのアーチの基体の平面的な面積がマルチナップパッケージ(第1回)の平面的な面積とはほぼ同等の面積(5-3の面積)に金線ワイヤー等を存在しない場合には、その基体等の基体内部に5-4で示す如きのマルチナップパッケージを実装する事は、難易度が増す事は、可焼成配線基板(5-5)にあらかじめ各

の入出力端子5-3

所定の各入出力端子5-3、所定の各入出力端子5-3に挿入し、当該可焼成配線基板(5-5)をマルチナップパッケージを実装する方法を提供する事である。本発明は前記基体等の基体の平面的な面積を直接固定し、電気的に接続する平面と垂直な方向には、前記マルチナップパッケージの接続性良く各々

(5)

(6)

セラミック等  
スリット印刷板  
により固定の回  
配線基板

あるいは  
スリットと複数体ベース  
した後、電気接続部  
定の回路構成を持た  
メドセラミック基板

に金属パンチング等  
に基板ベースを印  
シングルトを複数枚重  
複数枚で同時に成す  
を持たせることのない  
高密度配線基板上に工  
複数個実装し、全体を  
ナップパッケージ

以下、本発明の一実施例を図面を参照しながら  
説明する。第1図(4平面図、4側面図)は、本  
発明によるマルチナップパッケージの構造を示す  
ものであり、3-1は電子的接続部であるIC  
ナップ等のチップ部品を支持固定する配線基板、  
3-2はそれらのチップ部品全体を気密封止すべ  
(配線基板3-1上にハンド付けあるいはウェル  
ディング等の手作により形成されたキャップ等の  
基板を示す。また3-3は、マルチナップパッケ  
ージのチップ部品搭載面に平行に外向きにハンド  
付けあるいは端子3-5付け等の手作により形  
成された入出力端子を示すものである。また3-  
(は本発明による気密封止すべく形成されたキャ  
ップ等の基板3-2の周辺部の配線基板3-1に  
(高密度配線基板3-1)成された少なくとも2ヶ所以上(図においては  
く配線基板3-1上に2ヶ所)の孔を示している。第1図(3)は平面図、

3-1の配線基板3-1の端子とキャップ等  
の基板3-2の端子の間の隙間のスペースが存在  
する現状場合に特に有効である。

#### 発明の実施例(3)

图は例題(3)は、本発明による配線基板3-1を  
留つける事のない様な多少彈力性を有する例えは  
テフロン等の樹脂ブロックを示しておき、その例えはテフロン等の樹脂ブロックには、前記配線基  
板3-1の周辺部に形成された通孔3-4とは理  
同一サイズの通孔4-1が形成されている。第5  
図は本発明によるマルチナップパッケージ(第3  
図)を複数等の基板5-7に実装した実装方法を  
示す側面図である。すなわち第1のマルチナップ  
パッケージから第Nのマルチナップパッケージの  
各々の間及び第Nのマルチナップパッケージと正  
体との間に、前記マルチナップパッケージの周辺  
部に設けた少なくとも2ヶ所以上の通孔3-4の  
存在する位置に前記例えはテフロン等の樹脂ブ  
ロック5-5の通孔4-1の位置を合わせ当該テフ  
ロン等の樹脂ブロック5-5(第4図)を挿入し、  
これ等の通孔、仮設用の3-4及び4-1を完通  
する様な例えは金具等の剛体棒5-6を挿入し、  
その先端をネジ止め等の方法にて正体等の基板5  
-7に支持固定する事により第1から第Nまでの

(7)

スナップを形成していく。  
ナップパッケージを効率良く実装する事が  
成った。3-1はマルチナップパッケージ  
配線基板、3-2は気密封止すべく形成された  
ナップ等の基板、3-3はマルチナップパッケ  
ージのチップ部品搭載面に平行に外向きにハンド  
付けあるいは端子3-5付け等の手作により形  
成された入出力端子を示すものである。また3-  
(は本発明による気密封止すべく形成されたキャ  
ップ等の外観構造とナップ等の基板3-2の周辺部の配線基板3-1に  
(高密度配線基板3-1)成された少なくとも2ヶ所以上(図においては  
く配線基板3-1上に2ヶ所)の孔を示している。第1図(3)は平面図、

の入出力端子5-3間の電気的接続が形成され得  
るであろう。

#### 発明の効果

本発明を採用する事により、平面的には小さな  
面積しか有さないが、それに垂直な方向にはある  
程度のスペースを有する正体等の基板に多数のマ  
ルチナップパッケージを効率よく非常に高密度に  
実装する事が可能となった。

#### 発明の実形例

尚、本発明の一実施例の図面による説明で、第  
4図の例えはテフロン等の樹脂ブロックは、第6  
図(4平面図、4側面図)に示す如く、前記マル  
チナップパッケージの気密封止すべく形成された  
キャップ等の基板の周囲を複数枚を端状構造にし  
てもよい。但し通孔6-1は、マルチナップパ  
ッケージの配線基板の周辺部に設けた通孔と同一位  
置に理同一サイズで形成する事が必要である。  
また、本発明のマルチナップパッケージの配線基  
板及び気密封止すべきキャップ等の基板は、すべて  
長方形にて説明して来たが、これは内形あるいは

(9)

至 1-3, 2-3, 3-3, 5-3 … マルチップパッケージ  
入出力端子。

2-4 … プリント配線基板。

3-4, 5-4 … 本発明により形成されたマルチップ  
パッケージ用配線基板周辺の通孔。

5-6 … 本発明による金属等の隔壁。

5-7 … 隔壁等の基体。

第 3 図

(a)

代理人 弁理士 朝 近 康 佑  
(ほか1名)

(b)

第 4 図

(a)

(b)

開示範囲外のマルチップパッケージの場合は、本発明を採  
用する事でより高密度であるかは開示範囲外の複数の隔壁等  
の基体を有する構造にて非常に高密度に効率良く  
プリント配線基板周辺を実現する事が可能と成  
り、従つては電子機器の小型化に貢献する事を  
可能とし得る事ができた。

以上が図5の簡単な説明である。


第1図は従来のマルチップパッケージの斜視  
図で、第2図(4)は従来のマルチップパッケージ  
の実装方法を示す図で、第3図(4)は本発明による  
マルチップパッケージを説明するための図で、第  
4図(4)は本発明によるアフロン等の樹脂プロテク  
クタを示す図で、第5図は本発明によるマルチップ  
パッケージの実装方法を示す図で、第6図は第4図  
に示すアフロン等の樹脂プロテクタの他の実形例を  
示す図である。以下述べることとする。

前記第1図は、1-1, 3-1, 5-1 … アルミニナセラミック等のマ  
ルチラヤ用高密度配線基板。

1-2, 2-2, 3-2, 5-2 … マルチップパッケージの  
気密遮断用のカバー等の隔壁等の基体。


00

02



11月25日 58-96756(5)

第5図



第6図

